39 #ifndef __ALTERA_ALT_GPIO_H__ 40 #define __ALTERA_ALT_GPIO_H__ 83 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_LSB 0 85 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_MSB 28 87 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_WIDTH 29 89 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET_MSK 0x1fffffff 91 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_CLR_MSK 0xe0000000 93 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_RESET 0x0 95 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_GET(value) (((value) & 0x1fffffff) >> 0) 97 #define ALT_GPIO_SWPORTA_DR_GPIO_SWPORTA_DR_SET(value) (((value) << 0) & 0x1fffffff) 112 uint32_t gpio_swporta_dr : 29;
121 #define ALT_GPIO_SWPORTA_DR_OFST 0x0 123 #define ALT_GPIO_SWPORTA_DR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DR_OFST)) 164 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_IN 0x0 170 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_E_OUT 0x1 173 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_LSB 0 175 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_MSB 28 177 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_WIDTH 29 179 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET_MSK 0x1fffffff 181 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_CLR_MSK 0xe0000000 183 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_RESET 0x0 185 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_GET(value) (((value) & 0x1fffffff) >> 0) 187 #define ALT_GPIO_SWPORTA_DDR_GPIO_SWPORTA_DDR_SET(value) (((value) << 0) & 0x1fffffff) 202 uint32_t gpio_swporta_ddr : 29;
211 #define ALT_GPIO_SWPORTA_DDR_OFST 0x4 213 #define ALT_GPIO_SWPORTA_DDR_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_SWPORTA_DDR_OFST)) 251 #define ALT_GPIO_INTEN_GPIO_INTEN_E_DIS 0x0 257 #define ALT_GPIO_INTEN_GPIO_INTEN_E_EN 0x1 260 #define ALT_GPIO_INTEN_GPIO_INTEN_LSB 0 262 #define ALT_GPIO_INTEN_GPIO_INTEN_MSB 28 264 #define ALT_GPIO_INTEN_GPIO_INTEN_WIDTH 29 266 #define ALT_GPIO_INTEN_GPIO_INTEN_SET_MSK 0x1fffffff 268 #define ALT_GPIO_INTEN_GPIO_INTEN_CLR_MSK 0xe0000000 270 #define ALT_GPIO_INTEN_GPIO_INTEN_RESET 0x0 272 #define ALT_GPIO_INTEN_GPIO_INTEN_GET(value) (((value) & 0x1fffffff) >> 0) 274 #define ALT_GPIO_INTEN_GPIO_INTEN_SET(value) (((value) << 0) & 0x1fffffff) 289 uint32_t gpio_inten : 29;
298 #define ALT_GPIO_INTEN_OFST 0x30 300 #define ALT_GPIO_INTEN_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTEN_OFST)) 337 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_DIS 0x0 343 #define ALT_GPIO_INTMSK_GPIO_INTMSK_E_EN 0x1 346 #define ALT_GPIO_INTMSK_GPIO_INTMSK_LSB 0 348 #define ALT_GPIO_INTMSK_GPIO_INTMSK_MSB 28 350 #define ALT_GPIO_INTMSK_GPIO_INTMSK_WIDTH 29 352 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET_MSK 0x1fffffff 354 #define ALT_GPIO_INTMSK_GPIO_INTMSK_CLR_MSK 0xe0000000 356 #define ALT_GPIO_INTMSK_GPIO_INTMSK_RESET 0x0 358 #define ALT_GPIO_INTMSK_GPIO_INTMSK_GET(value) (((value) & 0x1fffffff) >> 0) 360 #define ALT_GPIO_INTMSK_GPIO_INTMSK_SET(value) (((value) << 0) & 0x1fffffff) 375 uint32_t gpio_intmask : 29;
384 #define ALT_GPIO_INTMSK_OFST 0x34 386 #define ALT_GPIO_INTMSK_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTMSK_OFST)) 422 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_LEVEL 0x0 428 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_E_EDGE 0x1 431 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_LSB 0 433 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_MSB 28 435 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_WIDTH 29 437 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET_MSK 0x1fffffff 439 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_CLR_MSK 0xe0000000 441 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_RESET 0x0 443 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_GET(value) (((value) & 0x1fffffff) >> 0) 445 #define ALT_GPIO_INTTYPE_LEVEL_GPIO_INTTYPE_LEVEL_SET(value) (((value) << 0) & 0x1fffffff) 460 uint32_t gpio_inttype_level : 29;
469 #define ALT_GPIO_INTTYPE_LEVEL_OFST 0x38 471 #define ALT_GPIO_INTTYPE_LEVEL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTTYPE_LEVEL_OFST)) 508 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTLOW 0x0 514 #define ALT_GPIO_INT_POL_GPIO_INT_POL_E_ACTHIGH 0x1 517 #define ALT_GPIO_INT_POL_GPIO_INT_POL_LSB 0 519 #define ALT_GPIO_INT_POL_GPIO_INT_POL_MSB 28 521 #define ALT_GPIO_INT_POL_GPIO_INT_POL_WIDTH 29 523 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET_MSK 0x1fffffff 525 #define ALT_GPIO_INT_POL_GPIO_INT_POL_CLR_MSK 0xe0000000 527 #define ALT_GPIO_INT_POL_GPIO_INT_POL_RESET 0x0 529 #define ALT_GPIO_INT_POL_GPIO_INT_POL_GET(value) (((value) & 0x1fffffff) >> 0) 531 #define ALT_GPIO_INT_POL_GPIO_INT_POL_SET(value) (((value) << 0) & 0x1fffffff) 546 uint32_t gpio_int_polarity : 29;
555 #define ALT_GPIO_INT_POL_OFST 0x3c 557 #define ALT_GPIO_INT_POL_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INT_POL_OFST)) 592 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_INACT 0x0 598 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_E_ACT 0x1 601 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_LSB 0 603 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_MSB 28 605 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_WIDTH 29 607 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET_MSK 0x1fffffff 609 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_CLR_MSK 0xe0000000 611 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_RESET 0x0 613 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_GET(value) (((value) & 0x1fffffff) >> 0) 615 #define ALT_GPIO_INTSTAT_GPIO_INTSTAT_SET(value) (((value) << 0) & 0x1fffffff) 630 uint32_t gpio_intstatus : 29;
639 #define ALT_GPIO_INTSTAT_OFST 0x40 641 #define ALT_GPIO_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_INTSTAT_OFST)) 678 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_INACT 0x0 684 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_E_ACT 0x1 687 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_LSB 0 689 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_MSB 28 691 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_WIDTH 29 693 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET_MSK 0x1fffffff 695 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_CLR_MSK 0xe0000000 697 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_RESET 0x0 699 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_GET(value) (((value) & 0x1fffffff) >> 0) 701 #define ALT_GPIO_RAW_INTSTAT_GPIO_RAW_INTSTAT_SET(value) (((value) << 0) & 0x1fffffff) 716 uint32_t gpio_raw_intstatus : 29;
725 #define ALT_GPIO_RAW_INTSTAT_OFST 0x44 727 #define ALT_GPIO_RAW_INTSTAT_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_RAW_INTSTAT_OFST)) 764 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_DIS 0x0 770 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_E_EN 0x1 773 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_LSB 0 775 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_MSB 28 777 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_WIDTH 29 779 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET_MSK 0x1fffffff 781 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_CLR_MSK 0xe0000000 783 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_RESET 0x0 785 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_GET(value) (((value) & 0x1fffffff) >> 0) 787 #define ALT_GPIO_DEBOUNCE_GPIO_DEBOUNCE_SET(value) (((value) << 0) & 0x1fffffff) 802 uint32_t gpio_debounce : 29;
811 #define ALT_GPIO_DEBOUNCE_OFST 0x48 813 #define ALT_GPIO_DEBOUNCE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_DEBOUNCE_OFST)) 848 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_NOCLR 0x0 854 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_E_CLR 0x1 857 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_LSB 0 859 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_MSB 28 861 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_WIDTH 29 863 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET_MSK 0x1fffffff 865 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_CLR_MSK 0xe0000000 867 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_RESET 0x0 869 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_GET(value) (((value) & 0x1fffffff) >> 0) 871 #define ALT_GPIO_PORTA_EOI_GPIO_PORTA_EOI_SET(value) (((value) << 0) & 0x1fffffff) 886 uint32_t gpio_porta_eoi : 29;
895 #define ALT_GPIO_PORTA_EOI_OFST 0x4c 897 #define ALT_GPIO_PORTA_EOI_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_PORTA_EOI_OFST)) 923 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_LSB 0 925 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_MSB 28 927 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_WIDTH 29 929 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET_MSK 0x1fffffff 931 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_CLR_MSK 0xe0000000 933 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_RESET 0x0 935 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_GET(value) (((value) & 0x1fffffff) >> 0) 937 #define ALT_GPIO_EXT_PORTA_GPIO_EXT_PORTA_SET(value) (((value) << 0) & 0x1fffffff) 952 const uint32_t gpio_ext_porta : 29;
961 #define ALT_GPIO_EXT_PORTA_OFST 0x50 963 #define ALT_GPIO_EXT_PORTA_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_EXT_PORTA_OFST)) 998 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_NOSYNC 0x0 1004 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_E_SYNC 0x1 1007 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_LSB 0 1009 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_MSB 0 1011 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_WIDTH 1 1013 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET_MSK 0x00000001 1015 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_CLR_MSK 0xfffffffe 1017 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_RESET 0x0 1019 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_GET(value) (((value) & 0x00000001) >> 0) 1021 #define ALT_GPIO_LS_SYNC_GPIO_LS_SYNC_SET(value) (((value) << 0) & 0x00000001) 1023 #ifndef __ASSEMBLY__ 1036 uint32_t gpio_ls_sync : 1;
1045 #define ALT_GPIO_LS_SYNC_OFST 0x60 1047 #define ALT_GPIO_LS_SYNC_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_LS_SYNC_OFST)) 1070 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_LSB 0 1072 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_MSB 31 1074 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_WIDTH 32 1076 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET_MSK 0xffffffff 1078 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_CLR_MSK 0x00000000 1080 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_RESET 0x0 1082 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0) 1084 #define ALT_GPIO_ID_CODE_GPIO_ID_CODE_SET(value) (((value) << 0) & 0xffffffff) 1086 #ifndef __ASSEMBLY__ 1099 const uint32_t gpio_id_code : 32;
1107 #define ALT_GPIO_ID_CODE_OFST 0x64 1109 #define ALT_GPIO_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_ID_CODE_OFST)) 1133 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_LSB 0 1135 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_MSB 31 1137 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_WIDTH 32 1139 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET_MSK 0xffffffff 1141 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_CLR_MSK 0x00000000 1143 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_RESET 0x3230382a 1145 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_GET(value) (((value) & 0xffffffff) >> 0) 1147 #define ALT_GPIO_VER_ID_CODE_GPIO_VER_ID_CODE_SET(value) (((value) << 0) & 0xffffffff) 1149 #ifndef __ASSEMBLY__ 1162 const uint32_t gpio_ver_id_code : 32;
1170 #define ALT_GPIO_VER_ID_CODE_OFST 0x6c 1172 #define ALT_GPIO_VER_ID_CODE_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_VER_ID_CODE_OFST)) 1211 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE8BITS 0x7 1217 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_E_WIDTHLESSONE29BITS 0x1c 1220 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_LSB 0 1222 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_MSB 4 1224 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_WIDTH 5 1226 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET_MSK 0x0000001f 1228 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_CLR_MSK 0xffffffe0 1230 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_RESET 0x1c 1232 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_GET(value) (((value) & 0x0000001f) >> 0) 1234 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_A_SET(value) (((value) << 0) & 0x0000001f) 1257 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE8BITS 0x7 1263 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_E_WIDTHLESSONE29BITS 0x1c 1266 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_LSB 5 1268 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_MSB 9 1270 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_WIDTH 5 1272 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET_MSK 0x000003e0 1274 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_CLR_MSK 0xfffffc1f 1276 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_RESET 0x7 1278 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_GET(value) (((value) & 0x000003e0) >> 5) 1280 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_B_SET(value) (((value) << 5) & 0x000003e0) 1303 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE8BITS 0x7 1309 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_E_WIDTHLESSONE29BITS 0x1c 1312 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_LSB 10 1314 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_MSB 14 1316 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_WIDTH 5 1318 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET_MSK 0x00007c00 1320 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_CLR_MSK 0xffff83ff 1322 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_RESET 0x7 1324 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_GET(value) (((value) & 0x00007c00) >> 10) 1326 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_C_SET(value) (((value) << 10) & 0x00007c00) 1349 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE8BITS 0x7 1355 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_E_WIDTHLESSONE29BITS 0x1c 1358 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_LSB 15 1360 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_MSB 19 1362 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_WIDTH 5 1364 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET_MSK 0x000f8000 1366 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_CLR_MSK 0xfff07fff 1368 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_RESET 0x7 1370 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_GET(value) (((value) & 0x000f8000) >> 15) 1372 #define ALT_GPIO_CFG_REG2_ENC_ID_PWIDTH_D_SET(value) (((value) << 15) & 0x000f8000) 1374 #ifndef __ASSEMBLY__ 1387 const uint32_t encoded_id_pwidth_a : 5;
1388 const uint32_t encoded_id_pwidth_b : 5;
1389 const uint32_t encoded_id_pwidth_c : 5;
1390 const uint32_t encoded_id_pwidth_d : 5;
1399 #define ALT_GPIO_CFG_REG2_OFST 0x70 1401 #define ALT_GPIO_CFG_REG2_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG2_OFST)) 1447 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_E_WIDTH32BITS 0x2 1450 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_LSB 0 1452 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_MSB 1 1454 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_WIDTH 2 1456 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET_MSK 0x00000003 1458 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_CLR_MSK 0xfffffffc 1460 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_RESET 0x2 1462 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_GET(value) (((value) & 0x00000003) >> 0) 1464 #define ALT_GPIO_CFG_REG1_APB_DATA_WIDTH_SET(value) (((value) << 0) & 0x00000003) 1485 #define ALT_GPIO_CFG_REG1_NUM_PORTS_E_ONEPORTA 0x0 1488 #define ALT_GPIO_CFG_REG1_NUM_PORTS_LSB 2 1490 #define ALT_GPIO_CFG_REG1_NUM_PORTS_MSB 3 1492 #define ALT_GPIO_CFG_REG1_NUM_PORTS_WIDTH 2 1494 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET_MSK 0x0000000c 1496 #define ALT_GPIO_CFG_REG1_NUM_PORTS_CLR_MSK 0xfffffff3 1498 #define ALT_GPIO_CFG_REG1_NUM_PORTS_RESET 0x0 1500 #define ALT_GPIO_CFG_REG1_NUM_PORTS_GET(value) (((value) & 0x0000000c) >> 2) 1502 #define ALT_GPIO_CFG_REG1_NUM_PORTS_SET(value) (((value) << 2) & 0x0000000c) 1523 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_E_SOFTCTLONLY 0x1 1526 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_LSB 4 1528 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_MSB 4 1530 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_WIDTH 1 1532 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET_MSK 0x00000010 1534 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_CLR_MSK 0xffffffef 1536 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_RESET 0x1 1538 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_GET(value) (((value) & 0x00000010) >> 4) 1540 #define ALT_GPIO_CFG_REG1_PORTA_SINGLE_CTL_SET(value) (((value) << 4) & 0x00000010) 1562 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_E_SOFTCTLONLY 0x1 1565 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_LSB 5 1567 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_MSB 5 1569 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_WIDTH 1 1571 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET_MSK 0x00000020 1573 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_CLR_MSK 0xffffffdf 1575 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_RESET 0x1 1577 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_GET(value) (((value) & 0x00000020) >> 5) 1579 #define ALT_GPIO_CFG_REG1_PORTB_SINGLE_CTL_SET(value) (((value) << 5) & 0x00000020) 1601 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_E_SOFTCTLONLY 0x1 1604 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_LSB 6 1606 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_MSB 6 1608 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_WIDTH 1 1610 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET_MSK 0x00000040 1612 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_CLR_MSK 0xffffffbf 1614 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_RESET 0x1 1616 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_GET(value) (((value) & 0x00000040) >> 6) 1618 #define ALT_GPIO_CFG_REG1_PORTC_SINGLE_CTL_SET(value) (((value) << 6) & 0x00000040) 1640 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_E_SOFTCTLONLY 0x1 1643 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_LSB 7 1645 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_MSB 7 1647 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_WIDTH 1 1649 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET_MSK 0x00000080 1651 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_CLR_MSK 0xffffff7f 1653 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_RESET 0x1 1655 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_GET(value) (((value) & 0x00000080) >> 7) 1657 #define ALT_GPIO_CFG_REG1_PORTD_SINGLE_CTL_SET(value) (((value) << 7) & 0x00000080) 1679 #define ALT_GPIO_CFG_REG1_HW_PORTA_E_PORTANOHARD 0x0 1682 #define ALT_GPIO_CFG_REG1_HW_PORTA_LSB 8 1684 #define ALT_GPIO_CFG_REG1_HW_PORTA_MSB 8 1686 #define ALT_GPIO_CFG_REG1_HW_PORTA_WIDTH 1 1688 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET_MSK 0x00000100 1690 #define ALT_GPIO_CFG_REG1_HW_PORTA_CLR_MSK 0xfffffeff 1692 #define ALT_GPIO_CFG_REG1_HW_PORTA_RESET 0x0 1694 #define ALT_GPIO_CFG_REG1_HW_PORTA_GET(value) (((value) & 0x00000100) >> 8) 1696 #define ALT_GPIO_CFG_REG1_HW_PORTA_SET(value) (((value) << 8) & 0x00000100) 1717 #define ALT_GPIO_CFG_REG1_PORTA_INTR_E_PORTAINTERR 0x1 1720 #define ALT_GPIO_CFG_REG1_PORTA_INTR_LSB 12 1722 #define ALT_GPIO_CFG_REG1_PORTA_INTR_MSB 12 1724 #define ALT_GPIO_CFG_REG1_PORTA_INTR_WIDTH 1 1726 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET_MSK 0x00001000 1728 #define ALT_GPIO_CFG_REG1_PORTA_INTR_CLR_MSK 0xffffefff 1730 #define ALT_GPIO_CFG_REG1_PORTA_INTR_RESET 0x1 1732 #define ALT_GPIO_CFG_REG1_PORTA_INTR_GET(value) (((value) & 0x00001000) >> 12) 1734 #define ALT_GPIO_CFG_REG1_PORTA_INTR_SET(value) (((value) << 12) & 0x00001000) 1755 #define ALT_GPIO_CFG_REG1_DEBOUNCE_E_DEBOUNCEA 0x1 1758 #define ALT_GPIO_CFG_REG1_DEBOUNCE_LSB 13 1760 #define ALT_GPIO_CFG_REG1_DEBOUNCE_MSB 13 1762 #define ALT_GPIO_CFG_REG1_DEBOUNCE_WIDTH 1 1764 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET_MSK 0x00002000 1766 #define ALT_GPIO_CFG_REG1_DEBOUNCE_CLR_MSK 0xffffdfff 1768 #define ALT_GPIO_CFG_REG1_DEBOUNCE_RESET 0x1 1770 #define ALT_GPIO_CFG_REG1_DEBOUNCE_GET(value) (((value) & 0x00002000) >> 13) 1772 #define ALT_GPIO_CFG_REG1_DEBOUNCE_SET(value) (((value) << 13) & 0x00002000) 1793 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_E_ADDENCPARAMS 0x1 1796 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_LSB 14 1798 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_MSB 14 1800 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_WIDTH 1 1802 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET_MSK 0x00004000 1804 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_CLR_MSK 0xffffbfff 1806 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_RESET 0x1 1808 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_GET(value) (((value) & 0x00004000) >> 14) 1810 #define ALT_GPIO_CFG_REG1_ADD_ENC_PARAMS_SET(value) (((value) << 14) & 0x00004000) 1831 #define ALT_GPIO_CFG_REG1_GPIO_ID_E_IDCODE 0x1 1834 #define ALT_GPIO_CFG_REG1_GPIO_ID_LSB 15 1836 #define ALT_GPIO_CFG_REG1_GPIO_ID_MSB 15 1838 #define ALT_GPIO_CFG_REG1_GPIO_ID_WIDTH 1 1840 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET_MSK 0x00008000 1842 #define ALT_GPIO_CFG_REG1_GPIO_ID_CLR_MSK 0xffff7fff 1844 #define ALT_GPIO_CFG_REG1_GPIO_ID_RESET 0x1 1846 #define ALT_GPIO_CFG_REG1_GPIO_ID_GET(value) (((value) & 0x00008000) >> 15) 1848 #define ALT_GPIO_CFG_REG1_GPIO_ID_SET(value) (((value) << 15) & 0x00008000) 1869 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_E_ENCIDWIDTH 0x1f 1872 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_LSB 16 1874 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_MSB 20 1876 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_WIDTH 5 1878 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET_MSK 0x001f0000 1880 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_CLR_MSK 0xffe0ffff 1882 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_RESET 0x1f 1884 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_GET(value) (((value) & 0x001f0000) >> 16) 1886 #define ALT_GPIO_CFG_REG1_ENC_ID_WIDTH_SET(value) (((value) << 16) & 0x001f0000) 1888 #ifndef __ASSEMBLY__ 1901 const uint32_t apb_data_width : 2;
1902 const uint32_t num_ports : 2;
1903 const uint32_t porta_single_ctl : 1;
1904 const uint32_t portb_single_ctl : 1;
1905 const uint32_t portc_single_ctl : 1;
1906 const uint32_t portd_single_ctl : 1;
1907 const uint32_t hw_porta : 1;
1909 const uint32_t porta_intr : 1;
1910 const uint32_t debounce : 1;
1911 const uint32_t add_encoded_params : 1;
1912 const uint32_t gpio_id : 1;
1913 const uint32_t encoded_id_width : 5;
1922 #define ALT_GPIO_CFG_REG1_OFST 0x74 1924 #define ALT_GPIO_CFG_REG1_ADDR(base) ALT_CAST(void *, (ALT_CAST(char *, (base)) + ALT_GPIO_CFG_REG1_OFST)) 1926 #ifndef __ASSEMBLY__ 1939 volatile ALT_GPIO_SWPORTA_DR_t gpio_swporta_dr;
1940 volatile ALT_GPIO_SWPORTA_DDR_t gpio_swporta_ddr;
1941 volatile uint32_t _pad_0x8_0x2f[10];
1942 volatile ALT_GPIO_INTEN_t gpio_inten;
1943 volatile ALT_GPIO_INTMSK_t gpio_intmask;
1944 volatile ALT_GPIO_INTTYPE_LEVEL_t gpio_inttype_level;
1945 volatile ALT_GPIO_INT_POL_t gpio_int_polarity;
1946 volatile ALT_GPIO_INTSTAT_t gpio_intstatus;
1947 volatile ALT_GPIO_RAW_INTSTAT_t gpio_raw_intstatus;
1948 volatile ALT_GPIO_DEBOUNCE_t gpio_debounce;
1949 volatile ALT_GPIO_PORTA_EOI_t gpio_porta_eoi;
1950 volatile ALT_GPIO_EXT_PORTA_t gpio_ext_porta;
1951 volatile uint32_t _pad_0x54_0x5f[3];
1952 volatile ALT_GPIO_LS_SYNC_t gpio_ls_sync;
1953 volatile ALT_GPIO_ID_CODE_t gpio_id_code;
1954 volatile uint32_t _pad_0x68_0x6b;
1955 volatile ALT_GPIO_VER_ID_CODE_t gpio_ver_id_code;
1956 volatile ALT_GPIO_CFG_REG2_t gpio_config_reg2;
1957 volatile ALT_GPIO_CFG_REG1_t gpio_config_reg1;
1958 volatile uint32_t _pad_0x78_0x80[2];
1962 typedef volatile struct ALT_GPIO_s ALT_GPIO_t;
1966 volatile uint32_t gpio_swporta_dr;
1967 volatile uint32_t gpio_swporta_ddr;
1968 volatile uint32_t _pad_0x8_0x2f[10];
1969 volatile uint32_t gpio_inten;
1970 volatile uint32_t gpio_intmask;
1971 volatile uint32_t gpio_inttype_level;
1972 volatile uint32_t gpio_int_polarity;
1973 volatile uint32_t gpio_intstatus;
1974 volatile uint32_t gpio_raw_intstatus;
1975 volatile uint32_t gpio_debounce;
1976 volatile uint32_t gpio_porta_eoi;
1977 volatile uint32_t gpio_ext_porta;
1978 volatile uint32_t _pad_0x54_0x5f[3];
1979 volatile uint32_t gpio_ls_sync;
1980 volatile uint32_t gpio_id_code;
1981 volatile uint32_t _pad_0x68_0x6b;
1982 volatile uint32_t gpio_ver_id_code;
1983 volatile uint32_t gpio_config_reg2;
1984 volatile uint32_t gpio_config_reg1;
1985 volatile uint32_t _pad_0x78_0x80[2];
Definition: alt_gpio.h:800
Definition: alt_gpio.h:1160
Definition: alt_gpio.h:714
Definition: alt_gpio.h:1385
Definition: alt_gpio.h:544
Definition: alt_gpio.h:200
Definition: alt_gpio.h:950
Definition: alt_gpio.h:884
Definition: alt_gpio.h:1899
Definition: alt_gpio.h:458
Definition: alt_gpio.h:1964
Definition: alt_gpio.h:1937
Definition: alt_gpio.h:373
Definition: alt_gpio.h:628
Definition: alt_gpio.h:1097
Definition: alt_gpio.h:287
Definition: alt_gpio.h:1034
Definition: alt_gpio.h:110