|
|
#define | QORIQ_IRQ_IPI_BASE (QORIQ_IRQ_EXT_11 + 1) |
| |
|
#define | QORIQ_IRQ_IPI_0 (QORIQ_IRQ_IPI_BASE + 0) |
| |
|
#define | QORIQ_IRQ_IPI_1 (QORIQ_IRQ_IPI_BASE + 1) |
| |
|
#define | QORIQ_IRQ_IPI_2 (QORIQ_IRQ_IPI_BASE + 2) |
| |
|
#define | QORIQ_IRQ_IPI_3 (QORIQ_IRQ_IPI_BASE + 3) |
| |
|
#define | QORIQ_IRQ_MI_BASE (QORIQ_IRQ_IPI_3 + 1) |
| |
|
#define | QORIQ_IRQ_MI_0 (QORIQ_IRQ_MI_BASE + 0) |
| |
|
#define | QORIQ_IRQ_MI_1 (QORIQ_IRQ_MI_BASE + 1) |
| |
|
#define | QORIQ_IRQ_MI_2 (QORIQ_IRQ_MI_BASE + 2) |
| |
|
#define | QORIQ_IRQ_MI_3 (QORIQ_IRQ_MI_BASE + 3) |
| |
|
#define | QORIQ_IRQ_MI_4 (QORIQ_IRQ_MI_BASE + 4) |
| |
|
#define | QORIQ_IRQ_MI_5 (QORIQ_IRQ_MI_BASE + 5) |
| |
|
#define | QORIQ_IRQ_MI_6 (QORIQ_IRQ_MI_BASE + 6) |
| |
|
#define | QORIQ_IRQ_MI_7 (QORIQ_IRQ_MI_BASE + 7) |
| |
|
#define | QORIQ_IRQ_MSI_BASE (QORIQ_IRQ_MI_7 + 1) |
| |
|
#define | QORIQ_IRQ_MSI_0 (QORIQ_IRQ_MSI_BASE + 0) |
| |
|
#define | QORIQ_IRQ_MSI_1 (QORIQ_IRQ_MSI_BASE + 1) |
| |
|
#define | QORIQ_IRQ_MSI_2 (QORIQ_IRQ_MSI_BASE + 2) |
| |
|
#define | QORIQ_IRQ_MSI_3 (QORIQ_IRQ_MSI_BASE + 3) |
| |
|
#define | QORIQ_IRQ_MSI_4 (QORIQ_IRQ_MSI_BASE + 4) |
| |
|
#define | QORIQ_IRQ_MSI_5 (QORIQ_IRQ_MSI_BASE + 5) |
| |
|
#define | QORIQ_IRQ_MSI_6 (QORIQ_IRQ_MSI_BASE + 6) |
| |
|
#define | QORIQ_IRQ_MSI_7 (QORIQ_IRQ_MSI_BASE + 7) |
| |
|
#define | QORIQ_IRQ_GT_BASE (QORIQ_IRQ_MSI_7 + 1) |
| |
|
#define | QORIQ_IRQ_GT_A_0 (QORIQ_IRQ_GT_BASE + 0) |
| |
|
#define | QORIQ_IRQ_GT_A_1 (QORIQ_IRQ_GT_BASE + 1) |
| |
|
#define | QORIQ_IRQ_GT_A_2 (QORIQ_IRQ_GT_BASE + 2) |
| |
|
#define | QORIQ_IRQ_GT_A_3 (QORIQ_IRQ_GT_BASE + 3) |
| |
|
#define | QORIQ_IRQ_GT_B_0 (QORIQ_IRQ_GT_BASE + 4) |
| |
|
#define | QORIQ_IRQ_GT_B_1 (QORIQ_IRQ_GT_BASE + 5) |
| |
|
#define | QORIQ_IRQ_GT_B_2 (QORIQ_IRQ_GT_BASE + 6) |
| |
|
#define | QORIQ_IRQ_GT_B_3 (QORIQ_IRQ_GT_BASE + 7) |
| |
|
#define | BSP_INTERRUPT_VECTOR_MAX QORIQ_IRQ_GT_B_3 |
| |
Interprocessor interrupts.
Global Timer interrupts.
Shared message signaled interrupts.
Message interrupts.
1.8.15